» Từ khóa: power gating

Kết quả 1-6 trong khoảng 6

Power consumption optimization for VLSI designs using ICC & DC EDA tools and CMOS 32NM EDK synopsys technology

Power consumption optimization for VLSI designs using ICC & DC EDA tools and CMOS 32NM EDK synopsys technology: Graduation project of Computer engineering technology/ Nguyen Le Gia Lam, Phu Quoc Huy; Pham Van Khoa (Advisor)--Ho Chi Minh City: Ho Chi Minh City University of Technology and Education, 2023 Call no.: KMT-19 621.3745 N573-L213

67 p hcmute 07/06/2024 150 11

Từ khóa: Clock gating, Power consumption, Nguyễn Lê Gia Lâm
Vi mạch công suất thấp trong chế độ lưu trữ dữ liệu dùng công nghệ Submicrometter

Vi mạch công suất thấp trong chế độ lưu trữ dữ liệu dùng công nghệ Submicrometter: Báo cáo tổng kết đề tài Khoa học và Công nghệ cấp Trường trọng điểm - Mã số: T2017-76TĐ/ Võ Minh Huân. -- Tp. Hồ Chí Minh: Đại học Sư phạm Kỹ thuật Tp. Hồ Chí Minh, 2018Call no. : ĐCT 621.3815 V872-H874

54 p hcmute 10/11/2021 457 5

Từ khóa: Công nghệ Submicromette; Công suất dòng rò; Dòng rò; Mạch CMOS; Power Gating; Vi mạch số; Võ Minh Huân
Kỹ thuật thiết kế mạch giảm công suất rò trong vi mạch số dùng công nghệ 45NM

Kỹ thuật thiết kế mạch giảm công suất rò trong vi mạch số dùng công nghệ 45NM: Luận văn thạc sĩ / Đào Ái Quốc; Võ Minh Huân (Giảng viên hướng dẫn). -- Tp. Hồ Chí Minh : Đại học Sư phạm Kỹ thuật Tp. Hồ Chí Minh, 2015 xii, 269 tr. ; 30 cm + 1 đĩa CD Dewey Class no. : 621.381 5 -- dc 23Call no. : 60520203 621.3815 Đ211-Q163

85 p hcmute 25/10/2021 417 11

Từ khóa: Công nghệ 45NM; Công suất dòng rò; Dòng rò; Mạch CMOS; Power Gating; Vi mạch số.
Dual-switch power gating technique with small energy loss, low area, short crossover time, and fast wake-up time for fine-grain leakage controlled VLSIs

In this paper, we compared various power gating schemes in terms of energy loss, crossover time, and wake-up time using the 45-nm Predictive Technology Model. In this comparison, the Dual-Switch Power Gating (DSPG) shows smaller energy loss, shorter crossover time, faster wake-up time than the other power gating schemes such as the Single-Switch and Charge-Recycled Power Gating schemes. Based on these advantages, the DSPG is suggested in this...

7 p hcmute 06/07/2017 462 3

Từ khóa: low-leakage; power gating; sleep transistor; fine-grain leakage control; crossover time; wake-up time
A NOVEL CHARGE RECYCLING TECHNIQUE FOR SAVING LEAKAGE POWER IN LOW Vth CMOS CIRCUITS

In this paper, we use an innovative power gating technique to charge recycling the lost energy. We compare conventional circuits and circuit using dual-charge recycling power gating technique in term of the power consumption using the 45 nm Predictive Technology Model. Since we design circuits that it reduces the power consumption of the circuit in the sleep mode, saves energy and costs for the user.

5 p hcmute 06/07/2017 524 2

Từ khóa: Power gating, low power, leakage current, CMOS Classification: Integrated circuits
Kỹ thuật thiết kế mạch giảm công suất rò trong vi mạch số dùng công nghệ 45NM

Trong luận văn này, người thực hiện sử dụng kỹ thuật Dual-Switch Power Gating (DSPG)áp dụng trên mạch cộng 32-bit Carry Look Ahead. Bằng cách sử dụng kỹ thuật DSPG này, mạch cộng 32-bit đã đạt được mức tiêu thụ năng lượng thấp và vẫn bảo toàn dữ liệu ở chế độ ngủ.

22 p hcmute 14/06/2016 601 13

Từ khóa: Power Gating, công suất thấp, dòng rò, CMOS

Bộ sưu tập nổi bật

Tạp chí Khoa học Giáo dục Kỹ thuật (Journal...

32 22767
THÔNG TIN TUYỂN SINH NĂM 2024

48 17743
Tạp chí ngành kỹ nghệ gỗ và nội thất

24 4991

Thư viện Đại Học Sư phạm Kỹ thuật - TP.HCM

Số 1 Võ Văn Ngân, Phường Linh Chiểu, Tp. Thủ Đức, Tp. Hồ Chí Minh, Việt Nam
ĐT: (+84 028) 3896 9920 - (+84 028) 3722 1223 EXT 8222
Email: thuvien@hcmute.edu.vn, thuvienspkt@hcmute.edu.vn

Phát triển bởi Thư viện số