Kỹ thuật thiết kế mạch giảm công suất rò trong vi mạch số dùng công nghệ 45NM

Trong luận văn này, người thực hiện sử dụng kỹ thuật Dual-Switch Power Gating (DSPG)áp dụng trên mạch cộng 32-bit Carry Look Ahead. Bằng cách sử dụng kỹ thuật DSPG này, mạch cộng 32-bit đã đạt được mức tiêu thụ năng lượng thấp và vẫn bảo toàn dữ liệu ở chế độ ngủ.





Từ khóa: Power Gating, công suất thấp, dòng rò, CMOS

22 p ovanketv4 14/06/2016 547 13

Bạn đang xem trang mẫu tài liệu này.