- Bạn vui lòng tham khảo Thỏa Thuận Sử Dụng của Thư Viện Số
Tài liệu Thư viện số
- UTE. Thông tin -Thư viện (407 )
- UTE. Giáo trình 65 Năm (387 )
- UTE. Kỷ yếu hội thảo (10 )
- UTE. Tạp chí (62 )
- UTE. Luận văn, Luận án (2758 )
- UTE. Báo cáo, Đồ án (7846 )
- UTE. Báo cáo NCKH (1309 )
- UTE. Ngành Luật (53 )
- UTE. Thông tin Tuyển sinh (61 )
- Cơ khí chế tạo máy (2499 )
- Giáo trình, TL học tập (1354 )
- Tài liệu theo CTĐT (0 )
- Điện - Điện tử (4175 )
- Cơ khí động lực (1222 )
- Xây dựng - Kiến trúc (3419 )
- CN Thực phẩm - Môi trường (992 )
- Công nghệ thông tin (3063 )
- Kinh tế - Quản lý (4407 )
- CN In - Truyền thông (308 )
- CN May - thời trang (531 )
- Nghệ thuật - Ẩm thực (1451 )
- Nông - Lâm - Ngư Nghiệp (1325 )
- Y học - Sức khỏe (799 )
- Khoa học xã hội (4910 )
- Lịch sử - Địa lý - Du lịch (493 )
- Khoa học tự nhiên (2781 )
- Văn học (2559 )
- Ngôn ngữ (3941 )
- Thể loại khác (988 )
- Kỹ thuật - Khoa học ứng dụng (319 )
Danh mục TaiLieu.VN
- Mẫu Slide Powerpoint
- Luận Văn - Báo Cáo (346704)
- Kinh Doanh Marketing (67778)
- Kinh Tế - Quản Lý (50036)
- Tài Chính - Ngân Hàng (57809)
- Công Nghệ Thông Tin (143292)
- Tiếng Anh - Ngoại Ngữ (47261)
- Kỹ Thuật - Công Nghệ (137309)
- Khoa Học Tự Nhiên (110530)
- Khoa Học Xã Hội (85272)
- Văn Hoá - Nghệ Thuật (54491)
- Y Tế - Sức Khoẻ (177214)
- Nông - Lâm - Ngư (63475)
- Kỹ Năng Mềm (29084)
- Biểu Mẫu - Văn Bản (27862)
- Giải Trí - Thư Giãn (52535)
- Văn Bản Luật (199483)
- Tài Liệu Phổ Thông (409665)
- Trắc Nghiệm Online (213578)
- Trắc Nghiệm MBTI
- Trắc Nghiệm Holland
» Từ khóa: clock gating
Kết quả 1-2 trong khoảng 2
-
Power consumption optimization for VLSI designs using ICC & DC EDA tools and CMOS 32NM EDK synopsys technology: Graduation project of Computer engineering technology/ Nguyen Le Gia Lam, Phu Quoc Huy; Pham Van Khoa (Advisor)--Ho Chi Minh City: Ho Chi Minh City University of Technology and Education, 2023 Call no.: KMT-19 621.3745 N573-L213
67 p hcmute 07/06/2024 150 11
Từ khóa: Clock gating, Power consumption, Nguyễn Lê Gia Lâm
-
Evaluation of Performance of clock gating techniques in digital circuit design
Evaluation of Performance of clock gating techniques in digital circuit design: Graduation Project of Computer Engineering Technology/ Khuu Hoang Duy, Truong Van Ty; Do Duy Tan (Advisor)--Ho Chi Minh City: Ho Chi Minh City University of Technology and Education, 2023 Call no.: KTM-19 681.1 K45-D988
57 p hcmute 22/02/2024 111 10
Từ khóa: Clock gating techniques, Digital circuit design, Do Duy Tan, eAdvisor
Bộ sưu tập nổi bật
-
-
48 17743
-
Phát triển bởi Thư viện số
