- Bạn vui lòng tham khảo Thỏa Thuận Sử Dụng của Thư Viện Số
Tài liệu Thư viện số
Danh mục TaiLieu.VN
ỨNG DỤNG CÔNG NGHỆ FPGA ÐIỀU KHIỂN THIẾT BỊ TỪ XA BẰNG ÐIỆN THOẠI DI ÐỘNG DÙNG TIN NHẮN SMS
Tìm hiểu về công nghệ FPGA và ngôn ngữ VHDL Tìm hiểu, sử d ụng p hần mề m EKD - SDK của Xilinx. Tìm hiểu module sim 900 Tiếp c ận với lập trình nhúng trên FPGA NEXYS2 SPARTAN – 3E
22 p hcmute 21/06/2018 688 7
Từ khóa: CÔNG NGHỆ FPGA ÐIỀU KHIỂN THIẾT BỊ TỪ XA BẰNG ÐIỆN THOẠI DI ÐỘNG DÙNG TIN NHẮN SMS
NGHIÊN CỨU THIẾT KẾ CÁC MODULE MỞ RỘNG CHO KÍT FPGA VÀ XÂY DỰNG CÁC BÀI THỰC HÀNH
Nghiên cứu và thiết kế thi công module mở rộng cho kit FPGA , kit Nexsy 2 trên phòng thí nghiệm PLD, dùng để phục vụ cho việc học và nghiên cứu mở rộng các đối tượng trong ứng dụng dùng FPGA để điều khiển.
22 p hcmute 19/06/2018 574 5
Từ khóa: MODULE mở rộng, kít FPGA, thiết kế, xây dựng
NGHIÊN CỨU FPGA TRONG THIẾT KẾ CPU 32 BIT THEO KIẾN TRÚC MIPS
Bài báo này có nhiệm vụ nghiên cứu FPGA trong việc thiết kế CPU 32 bit theo kiến trúc MIPS. Lõi vi xử lý được thiết kế theo kiến trúc 5 tầng đường ống và bao gồm các ngoại như là: TIMER, UART, GPIO.Mỗi lệnh được thực hiện trong một chu kỳ máy. Bộ tập lệnh tương thích với vi xử lý RISC. Tác giả sử dụng ngôn ngữ verilog để viết chương trình cho...
8 p hcmute 06/07/2017 656 9
Từ khóa: FPGA, thiết kế CPU, kiến trúc MIPS, kiến trúc pipeline
Giảm Dung Lượng Ảnh Chuẩn JPEG2000 Trên Bảng Mạch FPGA
Trong bài báo này, một phương pháp được đề xuất để tăng tốc độ xử lý đồng thời giảm dung lượng hình anh trong chuẫn nén ảnh JPEG2000.....
7 p hcmute 29/06/2017 632 2
Từ khóa: JPEG2000, Mạch FPGA, ROI, FDWT, phương pháp Maxshift
THIẾT KẾ BỘ LỌC PHẦN TỬ XỬ LÝ TÍN HIỆU TRÊN NỀN CÔNG NGHỆ FPGA
Phương pháp bộ lọc phần tử là một trong những phương pháp tốt nhất để giải quyết vấn đề tìm trạng thái ước lượng của các hệ thống phi tuyến và được sử dụng rộng rãi trong lĩnh vực xử lý tín hiệu. Mục đích chính của bài báo đề cập đến việc thiết kế bộ lọc phần tử sử dụng thuật toán SIR để ước lượng trạng thái của các...
7 p hcmute 28/06/2017 492 2
Từ khóa: bộ lọc phần tử, Xilinx AccelDSP, hệ thống động, bộ lọc Bayes, FPGA Virtex-II Pro
THỰC HIỆN LỌC NHIỄU ĐỐM CHO ẢNH SIÊU ÂM TRÊN FPGA
Trong lĩnh vực y khoa siêu âm hiện nay là một phương pháp phổ biến trong chẩn đoán nhiều bộ phận khác nhau trên cơ thể con người như: siêu âm tim, thận, gan, thai nhi, …và hình ảnh siêu âm cũng mang lại những thuận lợi cho người được siêu âm bởi ít bị ảnh hưởng đến sức khỏe con người. Tuy nhiên, những hình ảnh siêu âm thường bị ảnh hưởng...
9 p hcmute 26/06/2017 506 4
Từ khóa: siêu âm, siêu âm trên FPGA, lọc nhiễu đốm cho ảnh siêu âm trên FPGA
NGHIÊN CỨU FPGA TRONG THIẾT KẾ CPU 32 BIT THEO KIẾN TRÚC MIPS
Bài báo này có nhiệm vụ nghiên cứu FPGA trong việc thiết kế CPU 32 bit theo kiến trúc MIPS. Lõi vi xử lý được thiết kế theo kiến trúc 5 tầng đường ống và bao gồm các ngoại như là: TIMER, UART, GPIO.Mỗi lệnh được thực hiện trong một chu kỳ máy. Bộ tập lệnh tương thích với vi xử lý RISC. Tác giả sử dụng ngôn ngữ verilog để viết chương trình cho...
8 p hcmute 22/11/2016 1006 7
Từ khóa: FPGA, thiết kế CPU, kiến trúc MIPS, kiến trúc pipeline
THIẾT KẾ BỘ LỌC PHẦN TỬ XỬ LÝ TÍN HIỆU TRÊN NỀN CÔNG NGHỆ FPGA
Phương pháp bộ lọc phần tử là một trong những phương pháp tốt nhất để giải quyết vấn đề tìm trạng thái ước lượng của các hệ thống phi tuyến và được sử dụng rộng rãi trong lĩnh vực xử lý tín hiệu. Mục đích chính của bài báo đề cập đến việc thiết kế bộ lọc phần tử sử dụng thuật toán SIR để ước lượng trạng thái của các...
7 p hcmute 18/11/2016 666 3
Từ khóa: bộ lọc phần tử, Xilinx AccelDSP, hệ thống động, bộ lọc Bayes, FPGA Virtex-II Pro
FPGA Implementation of OFDM System Using Companding Technique To Reduce PAPR
High Peak to Average Power Ratio (PAPR) is one of the major challenges of any Orthogonal Frequency Division Multiplexing (OFDM) system. A lot of methods have been suggested for reducing PAPR. In this paper the design and implementation of an OFDM system on a FPGA with PAPR reduction using μ-law Companding technique are introduced. Comparison of PAPR and BER between the simulation using Matlab m-files and XILINX System Generator is also...
5 p hcmute 17/11/2016 532 2
THỰC HIỆN LỌC NHIỄU ĐỐM CHO ẢNH SIÊU ÂM TRÊN FPGA
Trong bài báo này, phương pháp được tiến hành trên ảnh siêu âm tĩnh, ảnh siêu âm đen trắng và có kích thước 192x192. Các ảnh siêu âm được tiến hành lọc trên hai bộ lọc Median và Modofied hybrid median, đồng thời so sánh các kết quả thu được....
9 p hcmute 17/11/2016 511 1
Từ khóa: siêu âm trên FPGA, Bộ lọc Median và Modofied hybrid median
Nghiên cứu thuật toán Backpropagation trên Fpga
Nghiên cứu kiến trúc vi mạch cho mạng Neural truyền thẳng, sử dụng giải thuật cho thuật toán học Backpropagation. Khảo sát theo các công trình thực tế sử dụng mạng Neural và đặc tính của mạng Neural cũng như công nghệ FPGA để xây dựng cấu trúc vi mạch cho mạng Neural phù hợp.
22 p hcmute 19/10/2016 468 14
Từ khóa: Backpropagation, Fpga, Kỹ thuật điện tử, Điện tử truyền thông
Đề tài thực hiện nghiên cứu phân tích mạch điện, lập trình trên kit FPGA bằng ngôn ngữ Verilog. Tính toán được công suất tiêu thụ trong một mạch. Biết cách giảm công suất tiêu thụ trong một mạch, cách truyền dữ liệu từ máy tính xuống kit FPGA thông qua RS232, rèn luyện khả năng đọc và phân tích số liệu.
22 p hcmute 28/07/2016 461 2
Từ khóa: Tối ưu hóa, Công suất, Pin trên FPGA, Kỹ thuật máy tính