- Bạn vui lòng tham khảo Thỏa Thuận Sử Dụng của Thư Viện Số
Tài liệu Thư viện số
Danh mục TaiLieu.VN
Nghiên cứu FPGA trong thiết kế CPU 32 bit theo kiến trúc Mips
Nghiên cứu FPGA trong thiết kế CPU 32 bit theo kiến trúc Mips : Luận văn Thạc sĩ / Võ Văn Trung ; Nguyễn Minh Ngọc (Giáo viên hướng dẫn). -- Tp. Hồ Chí Minh : Đại học Sư phạm Kỹ thuật Tp. Hồ Chí Minh, 2015 vi, 101tr. ; 30 cm + 1 đĩa CD Dewey Class no. : 621.395 -- dc 23Call no. : 60520203 621.395 V872-T871
104 p hcmute 22/10/2021 388 19
Từ khóa: Kiến trúc Mips; Thiết kế CPU 32.
NGHIÊN CỨU FPGA TRONG THIẾT KẾ CPU 32 BIT THEO KIẾN TRÚC MIPS
Bài báo này có nhiệm vụ nghiên cứu FPGA trong việc thiết kế CPU 32 bit theo kiến trúc MIPS. Lõi vi xử lý được thiết kế theo kiến trúc 5 tầng đường ống và bao gồm các ngoại như là: TIMER, UART, GPIO.Mỗi lệnh được thực hiện trong một chu kỳ máy. Bộ tập lệnh tương thích với vi xử lý RISC. Tác giả sử dụng ngôn ngữ verilog để viết chương trình cho...
8 p hcmute 06/07/2017 721 9
Từ khóa: FPGA, thiết kế CPU, kiến trúc MIPS, kiến trúc pipeline
NGHIÊN CỨU FPGA TRONG THIẾT KẾ CPU 32 BIT THEO KIẾN TRÚC MIPS
Bài báo này có nhiệm vụ nghiên cứu FPGA trong việc thiết kế CPU 32 bit theo kiến trúc MIPS. Lõi vi xử lý được thiết kế theo kiến trúc 5 tầng đường ống và bao gồm các ngoại như là: TIMER, UART, GPIO.Mỗi lệnh được thực hiện trong một chu kỳ máy. Bộ tập lệnh tương thích với vi xử lý RISC. Tác giả sử dụng ngôn ngữ verilog để viết chương trình cho...
8 p hcmute 22/11/2016 1091 7
Từ khóa: FPGA, thiết kế CPU, kiến trúc MIPS, kiến trúc pipeline
Nghiên cứu FPGA trong thiết kế CPU 32 BIT theo kiến trúc MIPS
Đề tài tiến hành mô phỏng các nhóm lệnh R,I,J trên phần mềm Modelsim và đánh giá quá trình thực thi lệnh ở phần mềm lập trình cho vi xử lý MIPS PCSpim. Thiết kế ngoại vi GPIO,TIMER,UART và kiểm tra các chương trình trên kit FPGA Altera DE2-115 .
22 p hcmute 14/06/2016 595 13
Từ khóa: FPGA, CPU 32 BIT, Kiến trúc MIPS