Tài liệu Thư viện số

Danh mục TaiLieu.VN

NGHIÊN CỨU FPGA TRONG THIẾT KẾ CPU 32 BIT THEO KIẾN TRÚC MIPS

Bài báo này có nhiệm vụ nghiên cứu FPGA trong việc thiết kế CPU 32 bit theo kiến trúc MIPS. Lõi vi xử lý được thiết kế theo kiến trúc 5 tầng đường ống và bao gồm các ngoại như là: TIMER, UART, GPIO.Mỗi lệnh được thực hiện trong một chu kỳ máy. Bộ tập lệnh tương thích với vi xử lý RISC. Tác giả sử dụng ngôn ngữ verilog để viết chương trình cho hệ thống, mô phỏng trên phần mềm modelsim và kiểm tra trên kít FPGA.

Từ khóa: FPGA, thiết kế CPU, kiến trúc MIPS, kiến trúc pipeline

8 p ovanketv4 06/07/2017 657 9

Bạn đang xem trang mẫu tài liệu này.
Bình luận