- Bạn vui lòng tham khảo Thỏa Thuận Sử Dụng của Thư Viện Số
Tài liệu Thư viện số
Danh mục TaiLieu.VN
Giáo trình thực hành thiết kế vi mạch số với VHDL
Giáo trình thực hành thiết kế vi mạch số với VHDL/ Nguyễn Đình Phú, Trương Thị Bích Ngà. -- Tp. Hồ Chí Minh: Đại học Quốc gia Tp. Hồ Chí Minh, 2018 466tr.; 24cm ISBN 9786047358342 1. Ngôn ngữ VHDL. 2. Vi mạch số -- Thiết kế. I. Trương Thị Bích Ngà.Dewey Class no. : 621.3815 -- dc 23Call no. : 621.3815 N573-P577
450 p hcmute 07/10/2021 1903 138
Từ khóa: VHDL; mạch số; vi mạch
THIẾT KẾ, MÔ PHỎNG BỘ LỌC NHIỄU TÍN HIỆU ĐIỆN TIM DÙNG MATLAB VÀ CHUYỂN MÃ VHDL
Xây dựng một bộ lọc số trên nền tảng FPGA để lọc nhiễu tín hiệu điện tim ECG nhằm đem lại tín hiệu xác thực nhằm hỗ trợ tốt hơn cho việc khám chữa bệnh. Trong đó, FPGA được xem như là phần cứng với chức năng thực thi bộ lọc nhiễu cho tín hiệu điện tim, còn Matlab được sử dụng như một công cụ để thiết kế và mô phỏng bộ...
22 p hcmute 06/09/2019 659 6
Từ khóa: THIẾT KẾ, MÔ PHỎNG BỘ LỌC NHIỄU TÍN HIỆU ĐIỆN TIM DÙNG MATLAB VÀ CHUYỂN MÃ VHDL, TRẦN THANH LÂM
THIẾT KẾ, MÔ PHỎNG BỘ LỌC NHIỄU TÍN HIỆU ÐIỆN TIM DÙNG MATLAB VÀ CHUYỂN MÃ VHDL
Xây dựng một bộ lọc số trên nền tảng FPGA để lọc nhiễu tín hiệu điện tim ECG nhằm đem lại tín hiệu xác thực nhằm hỗ trợ tốt hơn cho việc khám chữa bệnh. Trong đó, FPGA được xem như là phần cứng với chức năng thực thi bộ lọc nhiễu cho tín hiệu điện tim, còn Matlab được sử dụng như một công cụ để thiết kế và mô phỏng bộ...
22 p hcmute 06/09/2019 384 1
Từ khóa: THIẾT KẾ, MÔ PHỎNG BỘ LỌC NHIỄU TÍN HIỆU ÐIỆN TIM DÙNG MATLAB VÀ CHUYỂN MÃ VHDL, TRẦN PHAN ÁI MỸ
Bài báo trình bày phương pháp điều khiển thông minh động cơ đồng bộ nam châm vĩnh cửu không sử dụng cảm biến bằng công nghệ FPGA. Phương pháp điều khiển này được áp dụng cho việc kiểm soát tốc độ rotor; vị trí từ thông rotor của động cơ được ước lượng bằng cách sử dụng bộ lọc Kalman mở rộng. Toàn bộ thuật toán điều khiển của...
9 p hcmute 16/06/2017 1029 2
Từ khóa: Điều khiển động cơ, PMSM, VHDL, Bộ lọc kalman mở rộng.
Tìm hiểu ứng dụng FPGA xử lý ảnh bằng phương pháp mã hóa kênh RS: Đồ án tốt nghiệp
Dữ liệu biên mục Biểu ghi đầy đủ theo MARC Lê Bé Trung Tìm hiểu ứng dụng FPGA xử lý ảnh bằng phương pháp mã hóa kênh RS: Đồ án tốt nghiệp/ Lê Bé Trung, Nguyễn Minh Hoàn. -- Tp.HCM: Đại học Sư phạm Kỹ thuật Tp.Hồ Chí Minh, 2010 129tr.; 30cm 1. Field programmable gate arrays. 2. VHDL(computer hardware description language). I. Lê Bé Trung. II. Nguyễn Trọng...
10 p hcmute 04/04/2013 673 6
Từ khóa: Field programmable gate arrays, VHDL(computer hardware description language).
Giới thiệu ngôn ngữ VHDL và các thiết kế ứng dụng: Đồ án tốt nghiệp
Giới thiệu ngôn ngữ VHDL và các thiết kế ứng dụng: Đồ án tốt nghiệp/ Lê Quý Đạo ; Lê Chí Kiên. -- Tp.HCM: Đại học Sư phạm Kỹ thuật, 2007 86tr.; 30cm 1. Ngôn ngữ VHDL. I. Lê Chí Kiên. Dewey Class no. : 621.392 -- dc 22 Call no. : ĐKC-02 621.392 L433-K47 Dữ liệu xếp giá SKL001918 (DHSPKT -- KD -- )
7 p hcmute 29/03/2013 514 3
Từ khóa: Ngôn ngữ VHDL
Giới thiệu ngôn ngữ VHDL và các thiết kế ứng dụng: Đồ án tốt nghiệp
Giới thiệu ngôn ngữ VHDL và các thiết kế ứng dụng: Đồ án tốt nghiệp/ Lê Quý Đạo ; Lê Chí Kiên. -- Tp.HCM: Đại học Sư phạm Kỹ thuật, 2007 86tr.; 30cm 1. Ngôn ngữ VHDL. I. Lê Chí Kiên. Dewey Class no. : 621.392 -- dc 22 Call no. : ĐKC-02 621.392 L433-K47
8 p hcmute 26/03/2013 461 3
Từ khóa: Ngôn ngữ VHDL
Xilinx VHDL Test Bench Tutorial
This tutorial will guide you through the process of creating a test bench for your VHDL designs, which will aid you in debugging your design before or in addition going to the FPGA for execution. For the sake of simplicity, we will revisit the counter tutorial available at Professor Duckworth’s website: http://ece.wpi.edu/~rjduck/Nexys2%20ISE%2010_1%20Counter%20Tutorial.pdf. We will recreate the sample counter and decoder and then create a...
17 p hcmute 25/07/2012 556 4
Từ khóa: The Simple 4-bit, VHDL Test BenchInternal Signal Watching, Upping the Clock Speed, VHDL Counter Tutorial, , ISE Simulator