Thiết kế bộ điều chế và giải điều chế QPSK bằng ngôn ngữ Verilog HDL
Thiết kế bộ điều chế và giải điều chế QPSK bằng ngôn ngữ Verilog HDL: Đồ án tốt nghiệp Khoa Chất lượng cao ngành Công nghệ Kỹ thuật điện tử - Viễn thông/ Hồ Thịnh Lợi, Ngô Quang Thắng; Võ Minh Huân (Giảng viên hướng dẫn). -- Tp. Hồ Chí Minh: Đại học Sư phạm Kỹ thuật Tp. Hồ Chí Minh, 2022
95tr.: bảng, hình ảnh; 30cm
Xin lỗi bạn không thể down load tài liệu này. Bạn có thể xem tài liệu trực tuyến trên website hoặc liên hệ thư viện trường để được hướng dẫn. Cảm ơn bạn đã sử dụng dịch vụ của chúng tôi.
Bạn vui lòng tham khảo thỏa thuận sử dụng của thư viện số.