Research and implementation of low-power 6T sram designs using 90nm CMOS technology in cadence virtuoso
Research and implementation of low-power 6T sram designs using 90nm CMOS technology in cadence virtuoso: Graduation thesis of Computer engineering technology/ Le Trong Hoang, Tran Nguyen Anh Khoa; Truong Ngoc Son (Advisor). -- Ho Chi Minh City: Ho Chi Minh City University of technology and education, 2024
Call no. : KMT-19 621.397 L433-H678
Xin lỗi bạn không thể down load tài liệu này. Bạn có thể xem tài liệu trực tuyến trên website hoặc liên hệ thư viện trường để được hướng dẫn. Cảm ơn bạn đã sử dụng dịch vụ của chúng tôi.
Bạn vui lòng tham khảo thỏa thuận sử dụng của thư viện số.